方寸之困：纳米级芯片通关路

在 5nm 制程之后，芯片的下一个完整技术节点就迈向了 3nm 制程。2017 年，台积电宣布计划在 2023 年开始批量生产 3 nm 工艺节点。在 2018 年初，IMEC 和 Cadence 表示，已经使用极端紫外线光刻（EUV）和 193 nm 浸没式光刻技术制作了 3 nm 测试芯片。

而今年初，三星率先宣布已经成功制造出第一个 3nm 工艺的原型。在 3nm 技术节点上，三星采用一种新的环栅极 ( GAAFET ) 技术，也就是在 GAAFET 之上独创一种优化后的 MBCFET 结构版本，可以称为纳米片 ( Nanosheet ) 。

据报道，环栅极 ( GAA ) 的结构，是在 FinFET 中的栅极被三面环绕的沟道包围的基础上的提升，即被四面沟道包围。这一结构使总硅片尺寸减小了 35％，同时功耗也降低了 50％，实现了更好的供电与开关特性。

（全环栅极技术 GAAFET）

在纳米片的制程中，第一步是在基底上交替沉积硅锗层和硅层，形成超晶格结构。因为有锗的含量，需要形成一个良好的屏蔽衬层。这样每一个叠层由三层硅锗和三层硅组成。第二步，在叠层上设计微小的片状结构，紧接着再形成浅沟隔离结构，以及形成内间隔区 ( inner spacers ) 。第三步，再在超晶格结构中去除硅锗层，在它们之间留下带间隔区的硅层。每一个硅层构成器件中的纳米片或者沟道的基础。最后是沉积高 K（高绝缘属性）材料作为栅极，在纳米片之间形成最小的间隔区。

（采用 MBCFET 结构的 Nanosheet）

典型的 GAA 晶体管是纳米柱，直径才 1nm 大小，但是沟道需要尽可能宽地允许大量电流通过，所以三星把这几根纳米柱改成面积大的纳米片，被称为 MBCFET 晶体管（多桥通道场效应晶体管）。这是三星的专利设计，MBCFE 通过将线形通道结构与二维纳米片对齐，增加了与栅极接触的面积，从而实现更简单的器件集成以及增加电流，再次实现了功耗降低与性能提升的双向升级。

我们看到，随着晶体管微缩到只有几个原子厚的尺寸，晶体管制程迅速接近物理极限，相比较于摩尔定律的预计，晶体管密度的增长已经开始放缓。

（编辑：西安站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!