使用带有片上高速网络的FPGA的八大好处

　　新的局部重新配置比特流可以通过PCIe接口发送到FCU，来重新配置器件的任何部分。当部分器件被重新配置时，通过在所需的区域中实例化一个NAP与NoC进行通信，任何进出新配置区域的数据都可以在Speedster7t1500器件中被轻松访问。NoC消除了传统FPGA局部重新配置的复杂性，因为用户不必担心围绕现有逻辑功能进行布线并影响性能，也不必担心由于该区域中的现有逻辑而无法访问某些器件的引脚。该功能节省了设计人员的时间，并在使用局部重新配置时提供了更大的灵活性。

　　此外，局部重新配置允许设计人员在工作负载变化时调整器件内的逻辑。例如，如果FPGA正在对输入的数据执行压缩算法，并且不再需要压缩，则主机CPU可以告诉FPGA重新配置，并加载经过优化的新设计以处理下一个工作负载。在器件仍处于运行状态时，局部重新配置可以在逻辑阵列集群（cluster）级别上独立完成。一个聪明的用例是开发一个具有自我感知的FPGA，该FPGA通过使用一个软CPU来监测器件操作以实时启动局部重新配置，来关闭逻辑从而节省功耗，或在FPGA架构中添加更多加速器模块，以临时处理大量的输入数据。这些功能为设计人员提供了前所未有的配置灵活性。

　　轻松支持硬件虚拟化

　　Speedster7t NoC通过利用NAP及其AXI接口，为设计人员提供了在单个FPGA中创建虚拟化安全硬件的独特能力。将可编程逻辑设计直接连接到NoC只需要在逻辑设计中实例化一个NAP及其AXI4接口即可。每个NAP还具有一个相关的地址转换表（ATT），该表将NAP上的逻辑地址转换为NoC上的物理地址。NAP的ATT允许可编程逻辑模块使用本地地址，同时将NoC定向事务映射到NoC全局存储映射所分配的地址。此项重新映射功能可以以多种方式使用。例如，它可以用于允许加速引擎的所有相同副本使用基于零的虚拟寻址，同时将数据流量从每个加速引擎发送到不同的物理存储位置。

　　每个ATT条目还包含一个访问保护位，以防止该节点访问被禁止的地址范围。该功能提供了一种重要的进程间安全机制，可防止同时在一个Speedster7t FPGA上运行的多个应用或多个任务干扰分配给其他应用或任务的存储模块。这种安全机制还有助于防止由于意外、偶然甚至是故意的存储地址冲突而导致系统崩溃。此外，设计人员可以使用此方案阻止逻辑功能访问整个存储设备。

图4：使用Speedster7t NoC实现硬件虚拟化

　　Memory Space：存储空间

　　简化团队协同设计

　　基于团队的协同化FPGA设计并不是一个新的概念，但是底层架构和布线依赖于FPGA的其他部分，从而使得实现这个简单概念非常具有挑战性。一旦一个团队完成了设计的一部分，另一个设计其他部分的团队在尝试访问设备另一端的资源时，通常会遇到挑战，因为需要在已经完成的设计部分进行布线。同样，对一部分已进行设计布线的FPGA的区域或大小进行更改，可能会对所有其他FPGA设计模块产生连锁影响。

　　使用Speedster7t NoC，可以将设计模块映射到FPGA的任何部分，并且可以对资源分配进行更改，而不会影响其他FPGA模块的时序、布局或布线。由于器件中所有的NAP都支持每个设计模块无限制地访问NoC进行通信，因此使得基于团队的设计成为可能。因此，如果一个设计的某个部分在规模上有所增大，只要有足够的FPGA资源可用，数据流就会由NoC自动管理，从而使设计人员不必担心是否满足时序，以及对其他团队成员正在进行的设计的其他部分可能带来的后续影响。

图5：致力于开发同一个FPGA的多个设计团队

　　Design Team：设计团队

　　通过独立的接口和逻辑验证加快设计速度

（编辑：西安站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!